12月11日消息，據(jù)復(fù)旦大學(xué)微電子學(xué)院自家消息，該學(xué)院教授周鵬、研究員包文中及信息科學(xué)與工程學(xué)院研究員萬景團(tuán)隊(duì)繞過 EUV 工藝，研發(fā)出性能優(yōu)異得異質(zhì) CFET 技術(shù)。相關(guān)成果已經(jīng)發(fā)表于《自然 — 電子學(xué)》雜志上。

簡單來說，研究人員創(chuàng)新地設(shè)計(jì)出了一種晶圓級硅基二維互補(bǔ)疊層晶體管，可以在相同得工藝節(jié)點(diǎn)下，實(shí)現(xiàn)器件集成密度翻倍，從而獲得卓越得電學(xué)性能。

▲ 硅基二維疊層晶體管得概念、晶圓級制造與器件結(jié)構(gòu) （圖源：復(fù)旦大學(xué)自己）

自家表示，極紫外光刻設(shè)備復(fù)雜，在現(xiàn)有技術(shù)節(jié)點(diǎn)下能夠大幅提升集成密度得三維疊層互補(bǔ)晶體管 (CFET) 技術(shù)價(jià)值凸顯，但全硅基 CFET 得工藝復(fù)雜度高且性能在復(fù)雜工藝環(huán)境下退化嚴(yán)重。

據(jù)介紹，這種硅基二維互補(bǔ)疊層晶體管利用成熟得后端工藝將新型二維材料集成在硅基芯片上，并利用兩者高度匹配得物理特性實(shí)現(xiàn) 4 英寸大規(guī)模三維異質(zhì)集成互補(bǔ)場效應(yīng)晶體管。

這種技術(shù)可以實(shí)現(xiàn)了晶圓級異質(zhì) CFET 技術(shù)。相比于硅材料，二維原子晶體得單原子層厚度使其在小尺寸器件中具有優(yōu)越得短溝道控制能力。該技術(shù)將進(jìn)一步提升芯片得集成密度，滿足高算力處理器，高密度存儲器及人工智能等應(yīng)用得發(fā)展需求。

感謝：芯智訊-林子 復(fù)旦大學(xué)微電子學(xué)院